Microchip "Cervello a Microonde" di Cornell Esegue Calcoli Ultrarapidi a Basso Consumo

Ricercatori della Cornell University hanno sviluppato un microchip a basso consumo energetico, denominato "cervello a microonde", che rappresenta un progresso nell'elaborazione dei segnali. Questo dispositivo è il primo del suo genere a eseguire calcoli su segnali dati ultraveloci e segnali di comunicazione wireless sfruttando i principi della fisica delle microonde. La descrizione di questa rete neurale al silicio integrata è stata pubblicata sulla rivista Nature Electronics il 14 agosto 2025.

Il nucleo funzionale del chip risiede nella sua capacità di eseguire calcoli nel dominio della frequenza in tempo reale, gestendo operazioni complesse come la decodifica di segnali radio, il tracciamento di bersagli radar e l'elaborazione di dati digitali. Una caratteristica fondamentale è il consumo energetico, mantenuto al di sotto dei 200 milliwatt, un valore significativamente inferiore rispetto ai processori digitali convenzionali. La rete neurale del chip impiega modi interconnessi prodotti in guida d'onda sintonizzabili per raggiungere questa performance, sfruttando il comportamento analogico e non lineare nel regime delle microonde per gestire flussi di dati nell'ordine delle decine di gigahertz.

L'innovazione si distingue dagli approcci precedenti poiché impiega un metodo probabilistico basato sulla fisica che aggira il sovraccarico di circuiti, il consumo energetico e la necessità di correzione degli errori tipici dei sistemi digitali tradizionali. Questo approccio basato sul dominio della frequenza permette al dispositivo di imitare funzioni logiche complesse, come i gate NAND e i contatori di popolazione, senza la necessità di un clock, superando i colli di bottiglia dei processori sincroni. In termini di performance verificata, il chip ha dimostrato un'accuratezza pari o superiore all'88% in diverse attività di classificazione di segnali wireless.

Il progetto, che coinvolge ricercatori come il dottorando Bal Govind e la direttrice Alyssa Apsel, ha beneficiato di un sostegno istituzionale significativo. Il lavoro è emerso da sforzi esplorativi all'interno di un programma supportato dalla Defense Advanced Research Projects Agency (DARPA) e dalla Cornell NanoScale Science and Technology Facility, quest'ultima parzialmente finanziata dalla National Science Foundation. La possibilità di utilizzare i processi di fabbricazione CMOS standard suggerisce un percorso praticabile verso la scalabilità commerciale di questa architettura.

L'implicazione diretta per il mercato è la risposta alla crescente esigenza di calcolo più rapido ed efficiente dal punto di vista energetico, in particolare per le applicazioni di edge computing. La capacità di distorcere in modo programmabile un'ampia banda di frequenze istantaneamente rende il dispositivo riutilizzabile per molteplici compiti di calcolo, bypassando numerosi passaggi di elaborazione del segnale. L'obiettivo futuro include l'ottimizzazione per creare un processore neurale in grado di coprire frequenze dalle onde millimetriche fino alle comunicazioni a banda stretta.