康乃爾大學開發低功耗「微波大腦」晶片 實現高速訊號運算

康乃爾大學的研究團隊成功開發出一款低功耗的微型晶片，命名為「微波大腦」（microwave brain），此項技術標誌著首個能同時處理超快速數據訊號與無線通訊訊號的處理器，其核心在於利用微波物理學的特性進行運算。此款完全整合在矽晶片上的微波神經網路的細節，已於2025年8月14日在《自然電子學》（Nature Electronics）期刊上發表。該晶片能夠執行即時的頻率域計算，應用範圍涵蓋無線電訊號解碼、雷達目標追蹤以及數位數據處理等關鍵任務。

此「微波大腦」的一項顯著優勢在於其極低的能耗，總功耗低於200毫瓦（millwatts），此功率水平與智慧型手機發射器相當，遠低於傳統中央處理器（CPU）至少所需的65瓦功率。其獨特的架構設計，是利用可調諧波導中產生的互連模式作為神經網路，藉由微波頻率下的類比與非線性行為，使數據流處理速度可達數十吉赫（tens of gigahertz）的量級。相較之下，主流消費級CPU的運行頻率通常在2.5至4 GHz之間，突顯了此新晶片在速度上的潛在超越。

此項創新區別於傳統數位系統，後者依賴於時鐘驅動的逐步指令以及大量的電路開銷、能耗與錯誤校正機制。康乃爾的研究人員，包括主要作者、博士生Bal Govind以及Maxwell Anderson，透過採用基於物理的機率性方法，成功規避了數位系統中許多訊號處理步驟。這種方法使晶片在執行簡單邏輯運算和複雜分類任務時，皆能維持高準確性，而無需額外的電路負擔。實驗結果顯示，該晶片在多項無線訊號分類任務中，準確率達到或超過88%，性能可與數位神經網路匹敵。

此項研究源於一項由國防高等研究計劃署（DARPA）支持的較大專案中的探索性工作，同時也獲得了康乃爾奈米尺度科學與技術設施（NanoScale Science and Technology Facility）的支持，該設施的部分經費來自國家科學基金會（National Science Foundation）。Alyssa Apsel指出，此設計並非完全模仿數位神經網路結構，而是創造出一種「受控的頻率行為混合體」，從而實現高效能運算。由於該設計採用標準CMOS製造工藝，為其邁向商業化擴展提供了可行路徑。

從產業角度來看，這項技術的發展正值邊緣運算（edge computing）對更快、更節能計算能力需求持續增長之際。由於其極高的輸入靈敏度，該晶片在硬體安全領域也展現出潛力，特別是在跨多個微波頻段中即時偵測無線通訊異常方面。研究團隊正積極探索如何優化功耗，並將此技術整合至現有平台，最終目標是將其部署於智慧手錶或智慧型手機等邊緣設備上，減少對雲端伺服器的依賴，實現本地化的人工智慧模型建構。