कॉर्नेल का 'माइक्रोवेव ब्रेन' चिप अल्ट्राफास्ट कंप्यूटिंग में नया प्रतिमान स्थापित करता है

कॉर्नेल विश्वविद्यालय के शोधकर्ताओं ने एक कम-शक्ति वाले माइक्रोचिप का अनावरण किया है, जिसे 'माइक्रोवेव ब्रेन' नाम दिया गया है, जो माइक्रोवेव भौतिकी का उपयोग करके अल्ट्रा-फास्ट डेटा और वायरलेस संचार संकेतों को संसाधित करने वाला पहला प्रोसेसर है। यह एकीकृत सिलिकॉन माइक्रोचिप, जिसका विवरण 14 अगस्त, 2025 को नेचर इलेक्ट्रॉनिक्स पत्रिका में प्रकाशित हुआ था, वास्तविक समय में आवृत्ति डोमेन गणनाएँ करता है। यह चिप रेडियो सिग्नल डिकोडिंग, रडार लक्ष्य ट्रैकिंग और डिजिटल डेटा प्रोसेसिंग जैसे कार्यों को कुशलतापूर्वक संभालती है, जो वर्तमान कंप्यूटिंग की सीमाओं को चुनौती देती है।

इस नवीन उपकरण की एक महत्वपूर्ण विशेषता इसकी असाधारण ऊर्जा दक्षता है, जो 200 मिलीवाट से भी कम बिजली की खपत करती है, जो इसे पारंपरिक सीपीयू की तुलना में कहीं अधिक किफायती बनाती है, जो अक्सर 65 वाट या उससे अधिक की खपत करते हैं। यह वास्तुकला पारंपरिक डिजिटल प्रणालियों से मौलिक रूप से भिन्न है, जो घड़ी-समयबद्ध, चरण-दर-चरण तर्क पर निर्भर करती हैं; इसके बजाय, यह ट्यून करने योग्य वेवगाइड्स में उत्पादित परस्पर जुड़े मोड का उपयोग करके एक न्यूरल नेटवर्क के रूप में कार्य करता है। यह एनालॉग और नॉनलाइनियर व्यवहार का लाभ उठाता है, जिससे यह दसियों गीगाहर्ट्ज़ की डेटा प्रवाह दर को संभाल सकता है, जो अधिकांश डिजिटल चिप्स की गति से अधिक है।

शोधकर्ताओं, जिनमें प्रमुख लेखक बाल गोविंद और सह-वरिष्ठ लेखक Alyssa Apsel शामिल हैं, ने प्रदर्शित किया कि यह चिप कई वायरलेस सिग्नल वर्गीकरण कार्यों में 88% या उससे अधिक की सटीकता प्राप्त करती है। यह प्रदर्शन डिजिटल न्यूरल नेटवर्क के बराबर है, लेकिन बहुत कम बिजली और आकार में, जो इसे स्मार्टफोन या उपग्रहों पर स्थानीय प्रसंस्करण जैसे एज कंप्यूटिंग अनुप्रयोगों के लिए आदर्श बनाता है। यह विकास रक्षा उन्नत अनुसंधान परियोजना एजेंसी (DARPA) द्वारा समर्थित एक बड़े अन्वेषी प्रयास से उभरा है, जिसमें कॉर्नेल की नैनोस्केल विज्ञान और प्रौद्योगिकी सुविधा भी शामिल है, जिसे राष्ट्रीय विज्ञान फाउंडेशन से आंशिक वित्त पोषण प्राप्त हुआ है।

माइक्रोवेव न्यूरल नेटवर्क (MNN) एक भौतिकी-आधारित संभाव्य विधि का उपयोग करता है, जो पारंपरिक डिजिटल दृष्टिकोणों में आम सर्किट ओवरहेड और ऊर्जा खपत से बचाता है। इसके अलावा, चिप का डिजाइन मानक CMOS विनिर्माण प्रक्रियाओं का उपयोग करता है, जो वाणिज्यिक मापनीयता के लिए एक व्यवहार्य मार्ग का सुझाव देता है। शोधकर्ताओं का निष्कर्ष है कि इसकी स्केलेबिलिटी और एकीकरण क्षमता के कारण यह अगली पीढ़ी के कंप्यूटिंग सिस्टम की ओर एक परिवर्तनकारी कदम है, जो क्लाउड सर्वर पर निर्भरता कम करते हुए एज कंप्यूटिंग और ऑन-डिवाइस एआई के लिए कम-शक्ति, उच्च-प्रदर्शन समाधान प्रदान करता है।